母 公 開 特 許 公 報 (A) 平1-258466

@Int. Cl. 4

熾別記号

庁内整理番号

@公開 平成 [年(1989)10月16日

H 01 L 27/10 G 11 C 11/34 495

8624-5F K-8522-5B

審査請求 未請求 請求項の数 2 (全4頁)

❷発明の名称

メモリモジユール

②特 顧 昭63-85445

②出 顧 昭63(1988) 4月8日

切免 明者 高 坂

・ 東京都日野市旭が丘3丁目1番地の1 株式会社東芝日野

丁堰内

@発明者 山下 宏明

東京都日野市旭が丘3丁目1番地の1 株式会社東芝日野

工場内

切出 頭 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

70代理 人 弁理士 則近 憲佑 外1名

明 銀 書

1. 発明の名称

メモリモジェール

2. 特許請求の範囲

(1) 複数のメモリテップを搭載したメモリモジュールにおいて、電源入力端子とグランド第子とを増子配列の両端の対称位置に配置したことを等象とするメモリモジュール。

② 複数のメモリテップを搭載したメモリモジュールにおいて、電源入力増子とグランド増子と を増子配列の両指の対称位置に配置するとともに 同一ピットに関するデータ入力増子とデータ出力 増子を製造して配置したことを存載とするメモリ モジュール-

3. 発明の詳確な説明

(発明の目的)

(倉乗上の利用分野)

本発明は電子根器に使用されるメモリモジュ ールに関する。

(従来の技術)

近年、半滞体メモリの製造技術の向上と、これによるピット当たりの低コスト化に伴い、電子製造化使用されるメモリ客量は増加の一造を上とってのようななかで、ブリント芸術とに飲金のDーBAMチェブを搭載したメモリモジュールが製品化されている。このようなメモリモジュールは、カードエッジのコネクタを持ちらでは、カードエッジの理論される。ところの地子配列には、現在統一的な対象はない。このため、より使いやすい地子配列を独自に設定することが可能を

しかしながら、従来のメモリモジュールにおいてはその電源入力増子およびグランド増子は第子 配列に関して対称位置には配置されてなく1級し かなかった。

(発明が解決しようとする課題)

とのように上記世来のメモリモジュールでは、 電源入力増子およびグランド焙子が焙子配列に額 して対称の位徴に記載されてなく1組しかなかっ たため、誤ってメモリモジュールをソケットに対 して逆方向に揺拾した場合は電源ラインで衝突が 起こり、また電源ラインを通して他の箇所に悪影 響を与えることがあるという問題点があった。

そこで本発明はこの問題点を除去し、メモリモ ジュールを逆方向に挿着した場合でも、電報ライ ンによる情央および悪影響が生じないメモリモジ ュールを提供することを目的とする。

(発明の構成)

(課題を解決するための手段)

本発明は、複数のメモリチップを搭載したメ モリモジュールにおいて、電源入力端子とグラン ド海子とを強子配列の両端の対称位置に配置した ことを特徴とする。

·(作用)

本発明では、メモリモジュールを逆方向に挿 着した場合でも復原入力強子とグランド第子とを 维子配列の両端の対称位置に配置されるため電源 ラインによる衝突および他の箇所への悪影響が生 じない。

場子、記号D in 0 ~ D in 8 はデータ入力増子を表わしている。9 個のD ー B A M テップ 2 0 1 ~ 2 0 9 はそのアドレス増子A 、 ~ A。がそれぞれ共通接続され、各D ー B A M チップ 2 0 1 ~ 2 0 9 にそれぞれ行アドレスストローブ増子 B A S、行アドレスストローブ増子 C A S、ライト増子 WBITEが接続されている。また電源入力増于 VCCとグランド増子G ND の間には9 個のチップコンデンサ 3 0 0 が並列に接続されている。

第3回は第2回に示した各施子を第1回に示した場子書号との関係のもとに表にして示したものである。第3回において、グランド畑子GNDは進子書号1および35に接続され、電源入力畑子VCCは強子書号2および34に接続される。すなわち、電源入力畑子VCCおよびグランド値子はメモリモシュールにおける増子に列の両端の対象位置の推子に接続される。またデータ入力畑子Din0~Din8およびデータ出力増子Dout0~Dout8は同一ビットに関する指子が互いに

(実施例)

以下、本発明の一実施例を設付図面を参照し て詳細に説明する。

第1回は本発明のメモリモジュールの一実施 例を示す外形図である。

この図において、メモリモジュール100は同じ要能を有する合計3個のD-BAMチップ201~209を第1図(a)および(b)に示すようにプリント基板101の両面に搭載している。また、このメモリモジュール100は第1型(a)に矢印Xで示した増子を増于1とし、矢印Yで示した増子を増子35として、それぞれ順次連続した増子番号が付された増子1~35が配列されている。

第2回は本実施例のメモリモジュール100の 国路回を示したものであり、この図において記号 VCCは電源入力増子、記号G ND はグランド機子、配号BASは行アドレスストローブ増子、記号 GCASは利アドレスストローブ増子、記号 WBITBはライト増子、記号A。~A。はアドレス選子、記号Dout 0~Dout8はデータ出力

職績するように各端子に接続されている。例えば データ出力増子Dout 2 とデータ入力増子Din 2 は互いに再接する増子 1 7 と 1 8 に接続され、データ出力増子Dout 7 とデータ入力増子Din 7 は 互いに再接する増子 2 7 と増子 2 8 に接続される。

このような強子配列をとると、図示しないソケットに対してメモリモジュール100を遊方向に 接着した場合でも電源ラインによる衝突は生じない。またデータ入力推子Din0~Din8がよびデータ出力推子Dout0~Dout8を同一ピットに 関して互いに講接する増子に接続するようにした のでデータ入出プインの配列が容易になる。

〔 発明の効果〕

以上説明したように本発明によれば、電源入力選子とグランド選子とを携子配列の両部の対称位置に配置したため、メモリモジュールを誤って逆方向に装着した場合でも電源ラインによる衝突および悪影響が生じないという利点がある。また間ービットに関するデータ入力増子とデータ出力増子を顕振する指子とすることによってデータ入

特開平1-258466(3)


出力ラインの配列が容易となる。


4. 図面の信単な説明

第1回は本発明のメモリモジュールの一実施例を示す外形図、第2回は本実施例のメモリモジュールの回路図、第3回は同実施例のメモリモジュールの選子配列を示す表である。


1 0 0 ··· D ·· R A M モジュール、 1 0 1 ··· ブリント基板、 2 0 1 ~ 2 0 9 ··· D ·· R A M チョブ、 3 0 0 ··· チョブコンデンサ。

代理人弁理士 知 近 章 佑 周 山 下 一





第1図



端子等于	名称经	地子香罗	名称記書	透3番号	名和古巴罗
1	GND	16	Din 1	31	RAS
2	Vcc	17	Dout 2	32	CAS
3	AO	18.	Din 2	<i>3</i> 3	WRITE
4	A1	19	Dout 8	34	Vcc
5	A 2	20	DING	35	GND
6	A3	21	Dout4		/
7	A4	22	Dix4	l /	/
8	A5	23	Dout5	/	/
9	A6	24	Din 5	/	" /
10	AT	25	Dout 6	l /	/
11	AS	26	Din 6	/	/
12	Aq	27	Dout 7	l /	/
13	Dout	28	Din 7	! / · · ·	/
14	Dino	29	Doute	/	/
15	Dout1	30	Din 8	<u> </u>	/

第3図

JAPAN PATENT OFFICE

PATENT LAID-OPEN OFFICIAL GAZETTE

Laid-Open No. H.1-258466

Laid-Open

H.1 (1989) Oct. 16

Application No.: S.63-85445

Filed:

S.63 (1988) Apr. 8

Inventor:

Tooru Kosaka

Hiroaki Yamashita

3-1-1 Asahigaoka, Hino-shi, Tokyo Hino Works, Toshiba Corporation

Applicant:

Toshiba Corporation

72 Horikawa-cho, Saiwai-ku, Kawasaki-shi,

Kanagawa

Attorneys, Agents: Kensuke Norichika and another

1. TITLE OF THE INVENTION

Memory Module

2. WHAT IS CLAIMED

- 1. A memory module on which multiple memory chips are mounted, characterized in that the power input terminals and the ground terminals are placed on both ends and symmetrically about the center line.
- 2. A memory module on which multiple memory chips are mounted, characterized in that the power input terminals and the ground terminals are placed on both ends and symmetrically about the center line and that the data input terminal and the data output terminal of the same number are adjacently located.

3. DETAILED DESCRIPTION OF THE INVENTION

[Scope of Utilization in Industry]

This invention relates to a memory module used for electric appliances.

[Prior Art]

With the improvement of the fabrication technique and reduction of cost per bit, the memory capacity used for electric appliances is continuously increasing. Under such circumstances, memory modules in which several D-RAM chips are mounted on a print circuit board were put on the market. Such type of memory module, having a card-edge connector, is inserted into an electric appliance using a dedicated socket. The terminal configuration of such memory devices has not been standardized yet. Therefore, easy-to-use terminal configurations can be uniquely specified.

However, the power supply terminal and the ground terminal were not located symmetrically about the terminal

configuration line, and only one terminal was provided for each of the power terminal and the ground terminals.

[Problems to be Solved by the Invention]

A conventional memory module has only one pair of power supply and ground pins that are not placed symmetrically. If the memory module is inserted in the wrong direction into a socket, a signal conflict occurs in the power supply line, or adverse effects may occur in other sections through the power supply line.

The objective of this invention is to solve this problem and also provide a memory module that does not cause signal conflict or adverse effects even if a memory module is inserted in the wrong direction.

[Means for Solving the Problem]

This invention is characterized in that the power supply input terminals and the ground terminals are placed symmetrically about the center line and at the end of the terminal arrangement.

[Operation]

When this invention is applied, since the power supply terminal and the ground terminal are placed symmetrically about the center line and at the end of the terminal arrangement, signal conflicts or adverse effects do not occur even if a memory module is inserted in the wrong direction.

[Embodiment]

This invention is described below in detail based on an embodiment shown in accompanying drawings.

Figure 1 shows an embodiment of the memory module of this invention.

In memory module 100, a total of nine D-RAM chips (201 to 209) having the same function are mounted on both sides of print circuit board 101 as shown in Fig. 1 (a) and (b). Terminals 1 to 35 having serial numbers are provided, with

the terminals pointed to by arrows X and Y being terminals 1 and 35, respectively.

Figure 2 shows a circuit diagram of memory module 100 of this embodiment. In this figure, Vcc is the power input terminal, GND is the ground terminal, \overline{RAS} is the row address strobe terminal, \overline{CAS} is the column address strobe terminal, \overline{WRITE} is the write terminal, A0 to A9 are the address terminals, Dout0 to Dout8 are data output terminals, and Din0 to Din8 are the data input terminals. Address terminals A0 to A9 of nine DRAM chips 201 to 209 are connected in common, and row-address strobe terminal \overline{RAS} , column-address strobe terminal \overline{CAS} , and write terminal \overline{WRITE} are connected to each of DRAM chips 201 to 209. In addition, nine chip capacitors 300 are connected between power input terminal Vcc and ground terminal GND.

Figure 3 shows a terminal table of the circuit shown in Fig. 2; this table is based on the terminal configuration shown in Fig. 1. In Fig. 3, ground terminal GND is connected to terminals 1 and 35 that correspond to terminal numbers 1 and 35, and power input terminal Vcc is connected to terminals 2 and 34 that correspond to terminal numbers 2 and 34. The power input terminal Vcc and the ground terminal are placed symmetrically about the center line and at the end of the terminal arrangement of the memory module. In addition, data input terminals Din0 to Din8 and data output terminals Dout0 to Dout8 are connected to each terminal so that the terminals of the same number are adjacently located. For example, data output terminal Dout2 and data input terminal Din2 are connected to adjacent terminals 17 and 18, and data output terminal Dout7 and data input terminal Din7 are connected to adjacent terminals 27 and 28.

This terminal configuration does not cause signal conflict of the power input lines, even if memory module 100 is inserted into a socket (not shown) in the wrong direction. In addition, for data input terminals Din0 to Din8 and data output terminals Dout0 to Dout8, since terminals of the same number are adjacently placed, the

arrangement of the data input/output line can be facilitated.

[Advantages of the Invention]

As described, according to this invention, since the power input terminals and the ground terminals are placed at both ends symmetrically about the center line, a signal conflict of the power input lines or adverse effects do not occur even if a memory module is inserted in the wrong direction. In addition, since the data input terminal and the data output terminal of the same number are adjacently located, the arrangement of the data input/output line can be facilitated.

4. BRIEF DESCRIPTION OF THE DRAWINGS


Figure 1 is an external view showing an embodiment of the memory module according to this invention, Fig. 2 shows a circuit diagram of the memory module of this invention, and Fig. 3 shows the terminal configuration of the memory module of this invention.

100: DRAM module

101: Print circuit board 201 to 209: DRAM chips

300: Chip capacitor

Attorney Agents: Kensuke Norichika and Hajime Yamashita






Figure 1




Figure 2

Figure 3

1 GND 19 Dout3 2 Vcc 20 Din3 3 A0 21 Dout4 4 A1 22 Din4 5 A2 23 Dout5 6 A3 24 Din5 7 A4 25 Dout6 8 A5 26 Din6 9 A6 27 Dout7 10 A7 28 Din7 11 A8 29 Dout8 12 A9 30 Din8 13 Dout0 31 RAS 14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	Terminal No.	Function	Terminal No.	Function
3 A0 21 Dout4 4 A1 22 Din4 5 A2 23 Dout5 6 A3 24 Din5 7 A4 25 Dout6 8 A5 26 Din6 9 A6 27 Dout7 10 A7 28 Din7 11 A8 29 Dout8 12 A9 30 Din8 13 Dout0 31 RAS 14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	1	GND	19	Dout3
4 A1 22 Din4 5 A2 23 Dout5 6 A3 24 Din5 7 A4 25 Dout6 8 A5 26 Din6 9 A6 27 Dout7 10 A7 28 Din7 11 A8 29 Dout8 12 A9 30 Din8 13 Dout0 31 RAS 14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	2	Vcc	20	Din3
5 A2 23 Dout5 6 A3 24 Din5 7 A4 25 Dout6 8 A5 26 Din6 9 A6 27 Dout7 10 A7 28 Din7 11 A8 29 Dout8 12 A9 30 Din8 13 Dout0 31 RAS 14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	3	Α0	21	Dout4
6 A3 24 Din5 7 A4 25 Dout6 8 A5 26 Din6 9 A6 27 Dout7 10 A7 28 Din7 11 A8 29 Dout8 12 A9 30 Din8 13 Dout0 31 RAS 14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	4	A1	22	Din4
6 A3 24 Din5 7 A4 25 Dout6 8 A5 26 Din6 9 A6 27 Dout7 10 A7 28 Din7 11 A8 29 Dout8 12 A9 30 Din8 13 Dout0 31 RAS 14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	5	A2	23	Dout5
8 A5 26 Din6 9 A6 27 Dout7 10 A7 28 Din7 11 A8 29 Dout8 12 A9 30 Din8 13 Dout0 31 RAS 14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	6	А3	24	Din5
8 A5 26 Din6 9 A6 27 Dout7 10 A7 28 Din7 11 A8 29 Dout8 12 A9 30 Din8 13 Dout0 31 RAS 14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	7	A4	25	Dout6
10 A7 28 Din7 11 A8 29 Dout8 12 A9 30 Din8 13 Dout0 31 RAS 14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	8	A5	26	Din6
11 A8 29 Dout8 12 A9 30 Din8 13 Dout0 31 RAS 14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	9	A6	27	Dout7
12 A9 30 Din8 13 Dout0 31 RAS 14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	10	A7	28	Din7
12 A9 30 Din8 13 Dout0 31 RAS 14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	11	A8	29	Dout8
14 Din0 32 CAS 15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	12	A9	30	Din8
15 Dout1 33 WRITE 16 Din1 34 Vcc 17 Dout2 35 GND	13	Dout0	31	RAS
16 Din1 34 Vcc 17 Dout2 35 GND	14	Din0	32	CAS
16 Din1 34 Vcc 17 Dout2 35 GND	15	Dout1	33	
17 Dout2 35 GND	16	Din1	34	
	17	Dout2	35	
Din2	18	Din2		